이 단계가 답하는 질문
무엇을 만들고 싶은가?
RTLz = a + b
RTL은 register-transfer level의 약자입니다. 게이트를 하나씩 그리기보다, 데이터가 clock에 맞춰 어떻게 이동하고 계산되는지 코드로 적습니다.
A BOTTOM-UP GUIDE · 5분 인터랙티브 학습
AI가 칩 설계를 배우려면
연습할 세계가 필요합니다.
칩 설계 코드를 쓰는 법이 아니라, AI가 설계를 바꾸고 검증하면서 배우는 과정을 설명합니다. 작은 회로 하나가 어떤 도구를 거쳐 현실에 가까워지는지 직접 눌러보세요.
학습 루프 조립하기OBSERVEAIACT
3 INPUTS NEEDED
01 · BUILD THE ENVIRONMENT
세 가지 재료는 더하기가 아니라 곱하기입니다.
하나라도 0이면 AI는 반복해서 배우지 못합니다. 카드를 눌러 연결해 보세요.
SIMULATOR×DATA×FEEDBACK= LEARNING ENVIRONMENT0/3 재료를 확인했습니다.
02 · SEE WHAT EACH TOOL ACTUALLY DOES
Icarus는 칩 이름이 아닙니다.
회로 코드를 실행하는 도구입니다.
도구 이름을 외우기보다 하나의 설계가 어떻게 변하는지 먼저 보세요. 각 단계를 누르면 입력, 출력, 한계를 일상적인 말로 설명합니다.
회로 동작 실행
공식 문서 새 창에서 보기 ↗Icarus Verilog
회로 코드를 가상 입력으로 돌려보는 첫 실행기
비유
Python 파일을 실행해 결과를 확인하듯, Verilog로 쓴 회로에 입력을 넣고 시간에 따라 출력이 어떻게 변하는지 봅니다.
이것만은 기억하세요실제 칩의 크기, 전력, 배선 가능성까지 알려주지는 않습니다.
03 · CLIMB THE FIDELITY LADDER
가장 비싼 시뮬레이터 하나보다
여러 층의 현실 검사가 필요합니다.
아래로 갈수록 빠르고, 위로 갈수록 현실에 가깝습니다. 한 단계의 좋은 점수가 다음 단계에서 뒤집힐 수 있습니다.
LEVEL 1빠름 · 저렴
기능 연습
RTL simulation
- AI는 무엇을 바꾸나?
- RTL 코드
- 어디서 실행하나?
- Icarus 또는 Verilator
- 어떤 데이터가 남나?
- 사양, RTL, 테스트, 파형
- 무엇으로 채점하나?
- 출력이 예상과 같은가
이 결과만 믿으면 틀릴 수 있는 이유테스트하지 않은 경우는 모릅니다.
이 단계의 공개 도구
04 · FIND THE SCORE’S BLIND SPOT
점수를 잘 받으면 정말 잘 설계한 걸까요?
ALU는 덧셈 같은 계산을 하는 작은 회로입니다. 4-bit 입력 하나는 0부터 15까지 표현합니다. 이 페이지의 교육용 예시에서 두 후보를 같은 채점표에 넣어 보세요.
OBSERVED
보이는 예제와 숨은 경우
input: 1,024 combinationsCANDIDATE A
예제 지름길
보이는 예제실행 전
숨은 경우잠김
CANDIDATE B
일반 덧셈 규칙
보이는 예제실행 전
숨은 경우잠김
먼저 보이는 예제를 실행하세요.
작은 회로에 먼저 점수 → 기능이 틀려도 높은 점수를 받을 수 있습니다.
05 · SAVE TRAJECTORIES, NOT JUST ANSWERS
AI가 배워야 할 데이터의 모양
01관찰지금 볼 수 있는 사양과 실패
02행동제한된 RTL 또는 설정 변경
03실행고정된 도구·버전·조건
04채점기능 통과 뒤 품질 비교
05기억성공·실패·반례·되돌림
완성된 정답 파일 하나보다, 어떤 상황에서 무엇을 바꾸고 그 결과가 어땠는지 연결된 기록이 더 많이 가르칩니다.
A USEFUL BOTTOM-UP COMPANION
먼저, 칩이 무엇을 비용으로 지불하는지 이해하기
Reiner Pope와 Dwarkesh Patel의 대화는 논리게이트에서 MAC, 데이터 이동, systolic array, FPGA와 ASIC, cache와 scratchpad까지 칩을 아래에서 위로 설명합니다.
이 영상은 “AI가 설계를 배웠다”는 증거가 아닙니다. AI의 채점표가 왜 연산량 하나가 아니라 데이터 이동, 정밀도, 메모리 구조와 물리 비용을 봐야 하는지 이해하는 보조 교재입니다.
원본 YouTube에서 보기 ↗06 · KEEP THE OPEN QUESTIONS OPEN
아직 모르는 것
그럴듯한 전망 대신, 어떤 증거가 생기면 답할 수 있는지 적었습니다.
EVIDENCE BOUNDARY
관찰한 것과 아직 모르는 것을 분리했습니다.
이 페이지의 교육용 RTL 예시는 문법 오류, 보이는 테스트의 빈틈, 숨은 검증, 합성 proxy와 새 파라미터 재검증을 보여줍니다.
실제 공정, 상용 signoff, 생산 수율, silicon 성능, 회사 데이터의 학습 효용은 이 페이지가 증명하지 않습니다.